Arquitetura RISC
A arquitetura RISC (Reduced Instruction Set Computer) é um design de processador com o princípio de simplificar o conjunto de operações em um processador, favorecendo instruções mais simples e de execução de instruções básica em um ciclo de clock.
Características
- Instruções de tamanho fixo: torna a decodificação e a execução mais simples e rápida
- Uso de pipeline de instrução para a execução das instrução em várias etapas, aumentando o desempenho
- As instrução de carga e armazenamento de memória são otimizadas para reduzir o acesso à memória, minimizando o número de ciclos necessários.
- Maior número de registradores de uso geral em relação à Arquitetura CISC, pois as operações são executadas diretamente nos registradores (minimizando o acesso a memória)
- Código otimizado pelo compilador (não possui microcódigos)
- Foco na performance do hardware: prioriza a eficiência de execução de instruções básicas
Exemplos
- ARM
- MIPS